Digital Clock Manger در FPGA
در این پروژه DCM را به طور کامل توضیح داده ایم و بخش های مختلف آن شبیه سازی شده است.
شبیه سازی در نرم افزار Xilinx ISE انجام شده است.
بخشی از مطالب:
در این بخش میخواهیم نمونه های کوچک از کاربردهای (Digital Clock Manger) DCM را مثال بزنیم. DCM از یک حلقه تأخیر دیجیتال برای کاهش clock skew و کنترل فرکانس و همچنین شیفت فاز سیگنال ساعت استفاده میکند. در شکل زیر مشاهده میکنیم که در ساختار داخلی Spartan 3 در هر گوشه یک DCM داریم.......